Paket: verilator (4.038-1)

Länkar för verilator

Debianresurser:

Hämta källkodspaketet verilator:

Ansvariga:

Externa resurser:

Hemsida [www.veripool.org]

Liknande paket:

fast free Verilog simulator

Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.

Märken: Field: Elektronik, Implemented in: C++, implemented-in::perl, interface::commandline, Role: Program, Purpose: Simulating

Andra paket besläktade med verilator

beror

rekommenderar

föreslår

enhances

dep: libc6 (>= 2.29)

GNU C-bibliotek: Delade bibliotek
också ett virtuellt paket som tillhandahålls av libc6-udeb

rec: libsystemc-dev

Development files for SystemC library

sug: gtkwave

VCD (Value Change Dump) file waveform viewer

Hämta verilator

Hämtningar för alla tillgängliga arkitekturer
Arkitektur	Paketstorlek	Installerad storlek	Filer
arm64	4.124,5 kbyte	19.725,0 kbyte	[filförteckning]