Pakiet: verilator (4.038-1)

Odnośniki dla verilator

Zasoby systemu Debian:

Pobieranie pakietu źródłowego verilator:

Opiekunowie:

Zasoby zewnętrzne:

Strona internetowa [www.veripool.org]

Podobne pakiety:

fast free Verilog simulator

Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.

Znaczniki: Dziedzina: Elektronika, Zaimplementowane w: C++, implemented-in::perl, interface::commandline, Rola: Program, Przeznaczenie: Symulowanie

Inne pakiety związane z verilator

wymaga

poleca

sugeruje

enhances

dep: libc6 (>= 2.29)

Biblioteka GNU C: biblioteki współdzielone
również pakiet wirtualny udostępniany przez libc6-udeb

rec: libsystemc-dev

Development files for SystemC library

sug: gtkwave

Przeglądarka do plików przebiegów VCD (Value Change Dump)

Pobieranie verilator

Pobierz dla wszystkich dostępnych architektur
Architektura	Rozmiar pakietu	Rozmiar po instalacji	Pliki
arm64	4 124,5 KiB	19 725,0 KiB	[lista plików]