wszystkie opcje
buster  ] [  bullseye  ] [  bookworm  ] [  sid  ]
[ Pakiet źródłowy: verilator  ]

Pakiet: verilator (5.006-3)

Odnośniki dla verilator

Screenshot

Zasoby systemu Debian:

Pobieranie pakietu źródłowego verilator:

Opiekunowie:

Zasoby zewnętrzne:

Podobne pakiety:

fast free Verilog simulator

Verilator is the fastest free Verilog HDL simulator, and beats many commercial simulators. It compiles synthesizable Verilog (not test-bench code!), plus some PSL, SystemVerilog and Synthesis assertions into C++ or SystemC code. It is designed for large projects where fast simulation performance is of primary concern, and is especially well suited to generate executable models of CPUs for embedded software design teams.

Znaczniki: Dziedzina: Elektronika, Zaimplementowane w: C++, implemented-in::perl, interface::commandline, Rola: Program, Przeznaczenie: Symulowanie

Inne pakiety związane z verilator

  • wymaga
  • poleca
  • sugeruje
  • enhances

Pobieranie verilator

Pobierz dla wszystkich dostępnych architektur
Architektura Rozmiar pakietu Rozmiar po instalacji Pliki
amd64 6 494,5 KiB28 850,0 KiB [lista plików]
arm64 5 727,8 KiB28 689,0 KiB [lista plików]
armel 5 372,1 KiB23 476,0 KiB [lista plików]
armhf 5 269,8 KiB18 853,0 KiB [lista plików]
i386 6 478,4 KiB27 396,0 KiB [lista plików]
mips64el 5 536,9 KiB39 448,0 KiB [lista plików]
mipsel 5 519,0 KiB35 389,0 KiB [lista plików]
ppc64el 6 332,8 KiB34 705,0 KiB [lista plików]
s390x 5 981,1 KiB30 541,0 KiB [lista plików]